



Memoria Caché

Arquitectura de computadoras

Pablo A. Montini
Juan I. Iturriaga
Franco Lanzillotta
Erik Borgnia
Francisco Veron

Velocidad		Tamaño (Bytes)
1ns	Registros	100s
1ns	Cache L1	Ks
10ns	Cache L2	Ms
100ns	Memoria Principal (RAM)	Gs
10ms	Memoria Secundaria (Disco)	100Gs
10s	Memoria Terciaria (Cinta)	Ts





Principio de Localidad

- Si se accede a la posición X es muy probable que se acceda a la posición $X+i$ Ejem. vectores, matrices, variables locales, rutinas y procedimientos
- El principio de localidad establece que los programas acceden a una porción relativamente reducida del espacio de direcciones en un determinado lapso de tiempo.
 - **Localidad temporal:** si un ítem es referenciado en determinado instante, es probable que vuelva a ser referenciado poco tiempo después.
 - **Localidad espacial:** cuando un ítem es referenciado en determinado instante, es probable que los ítems con direcciones “cercanas” también sea accedidos poco tiempo después.

Tiempo medio de acceso

- Una palabra se lee k veces
- Tengo memoria caché (1 lectura a la RAM y $k-1$ lecturas a la cache)

Proporción de aciertos

- $h = (k-1) / k$ (cuanto mayor k , h tiende a 1: $h=(100-1)/100= 0.99$)

Proporción de fallas

- $f = 1 - h$ (f debería tender a 0)

Tiempo medio de acceso

- **$T_m = T_{cache} + f * T_{ram}$**

Organización de la caché

- Asociativa
- Mapeo Directo
- Asociativa Agrupada

Caché Asociativa

Dir Bloque

0	137	0
4	52	1
8	1410	2
12	635	3
16		4
...		...
2^{24}		2^{22}


Se divide
en bloques
de 4 bytes

Caché Asociativa

Dir	Bloque		Bit de Validez	Nro de Bloque	Valor
0	137	0	1	0	137
4	52	1	1	600	2131
8	1410	2	1	2	1410
12	635	3	0		
16		4	1	160248	290380
...		...	...	...	...
2^{24}		2^{22}	1	22	32

1024 líneas

Caché Mapeo Directo



$$\text{Renglón} = (\text{Dir}/4) \% 1024$$

Se divide
en bloques
de 4 bytes

Caché Mapeo Directo

12	10	2
	Renglón	00

$$\text{Renglón} = (\text{Dir}/4) \% 1024$$

Entre 0
y 1023

Caché Mapeo Directo

12	10	2
Etiqueta	Renglón	00

$$\text{Renglón} = (\text{Dir}/4) \% 1024$$

Caché Mapeo Directo

12	10	2
Etiqueta	Renglón	00

$$\text{Renglón} = (\text{Dir}/4) \% 1024$$

Rgn	Bit de Validez	Etq	Valor
0	1	2	137
1	1	1	2131
2	1	3	1410
3	0	0	
4	1	1	290380
...	...	...	...
1		12	32

1024 líneas

Caché Mapeo Directo

Colisiones	Rgn	Bit de Validez	Etq	Valor
0, 4096, 8192, 12288, ...	0	1	2	137
4, 4100, 8196, 12292, ...	1	1	1	2131
8, 4104, 8200, 12296, ...	2	1	3	1410
12, 4108, 8204, 12300, ...	3	0	0	
16, 4112, 8208, 12304, ...	4	1	1	290380
...	...	...	...	...

112

1024 líneas

Caché Mapeo Directo

Colisiones	Rgn	Bit de Validez	Etq	Valor
0, 4096, 8192, 12288, ...	0	1	2	137
4, 4100, 8196, 12292, ...	1	1	1	2131
8, 4104, 8200, 12296, ...	2	1	3	1410

	<i>Etq 12</i>	<i>Rgn 10</i>	<i>2</i>
4100	0000 0000 0001	0000 0000 01	00
12292	0000 0000 0011	0000 0000 01	00

Caché Asociativa Agrupada

Rgn	B Etq Valor			B Etq Valor						B Etq Valor		
0												
1												
2												
3												
4												
	1	12	32	1	12	32	1	12	32	1	12	32

1024 líneas

Caché Asociativa Agrupada

Rgn	B Etq Valor			B Etq Valor						B Etq Valor		
0												
	1	12	32	1	12	32	1	12	32	1	12	32

Se convierte
en Asociativa

Rgn	B	Etq	Valor
0			
1			
2			
3			
4			
	1	12	32

Se convierte
en Mapeo
Directo


1024 líneas

Política de Escritura

Hasta ahora hemos analizado cómo se comporta la memoria caché en la operación de lectura, pero también debemos analizar qué pasa cuando la CPU escribe en la memoria.

Existen dos grandes estrategias:

- Escritura a Memoria (write through) la operación de escritura se hace en la memoria caché y también en la memoria principal. (usa mucho BUS)
- Retrocopiado (write back) la operación de escritura se hace solo en la memoria caché y cuando se elimina o reemplaza el renglón en la caché se copia en la memoria principal. (Buffer de archivos desactualizados)



Cada bloque tiene 16 bytes ($=2^4$ bytes = 128 bits)


Por lo tanto hay $2^{32} / 2^4 = 2^{28}$ bloques

La caché tiene 2048 renglones (2^{11} renglones)

¿Cuántos bits tendrá una caché Asociativa?
¿Y una de Mapeo Directo?

2048 líneas

Bit	Blk	Valor



Cada bloque tiene 16 bytes ($=2^4$ bytes = 128 bits)


Por lo tanto hay $2^{32} / 2^4 = 2^{28}$ bloques

La caché tiene 2048 renglones (2^{11} renglones)

¿Cuántos bits tendrá una caché Asociativa?
¿Y una de Mapeo Directo?

2048 líneas

Bit	Blk	Valor
		128



Cada bloque tiene 16 bytes ($=2^4$ bytes = 128 bits)

Por lo tanto hay $2^{32} / 2^4 = 2^{28}$ bloques

La caché tiene 2048 renglones (2^{11} renglones)


¿Cuántos bits tendrá una caché Asociativa?

¿Y una de Mapeo Directo?

Como hay 2^{28} bloques, necesito 28 bits para identificar a cada bloque.

2048 líneas

Bit	Blk	Valor
	28	128



Cada bloque tiene 16 bytes ($=2^4$ bytes = 128 bits)

Por lo tanto hay $2^{32} / 2^4 = 2^{28}$ bloques

La caché tiene 2048 renglones (2^{11} renglones)


¿Cuántos bits tendrá una caché Asociativa?
¿Y una de Mapeo Directo?

Como hay 2^{28} bloques, necesito 28 bits para identificar a cada bloque.

2048 líneas

Bit	Blk	Valor
1	28	128

$$1+28+128 = 157 \times 2048$$



Cada bloque tiene 16 bytes ($=2^4$ bytes = 128 bits)


Por lo tanto hay $2^{32} / 2^4 = 2^{28}$ bloques

La caché tiene 2048 renglones (2^{11} renglones)

¿Cuántos bits tendrá una caché Asociativa?

¿Y una de **Mapeo Directo**?

Como la RAM es de 2^{32} bytes, las direcciones serán de 32 bits.



Cada bloque tiene 16 bytes ($=2^4$ bytes = 128 bits)

Por lo tanto hay $2^{32} / 2^4 = 2^{28}$ bloques


La caché tiene 2048 renglones (2^{11} renglones)

¿Cuántos bits tendrá una caché Asociativa?
¿Y una de **Mapeo Directo**?

Como la RAM es de 2^{32} bytes, las direcciones serán de 32 bits.



Etq	Rgn	0000
17 bits	11 bits	4 bits



Cada bloque tiene 16 bytes ($=2^4$ bytes = 128 bits)

Por lo tanto hay $2^{32} / 2^4 = 2^{28}$ bloques

La caché tiene 2048 renglones (2^{11} renglones)


¿Cuántos bits tendrá una caché Asociativa?
¿Y una de Mapeo Directo?

Como la RAM es de 2^{32} bytes, las direcciones serán de 32 bits.

2048 líneas

Bit	Etq	Valor
		128

Etq	Rgn	0000
17 bits	11 bits	4 bits



Cada bloque tiene 16 bytes ($=2^4$ bytes = 128 bits)

Por lo tanto hay $2^{32} / 2^4 = 2^{28}$ bloques

La caché tiene 2048 renglones (2^{11} renglones)

¿Cuántos bits tendrá una caché Asociativa?


¿Y una de Mapeo Directo?

Como la RAM es de 2^{32} bytes, las direcciones serán de 32 bits.

2048 líneas

Bit	Etq	Valor
	17	128

Etq	Rgn	0000
17 bits	11 bits	4 bits



Cada bloque tiene 16 bytes ($=2^4$ bytes = 128 bits)

Por lo tanto hay $2^{32} / 2^4 = 2^{28}$ bloques

La caché tiene 2048 renglones (2^{11} renglones)

¿Cuántos bits tendrá una caché Asociativa?

¿Y una de Mapeo Directo?

Como la RAM es de 2^{32} bytes, las direcciones serán de 32 bits.

2048 líneas

Bit	Etq	Valor
1	17	128

Etq	Rgn	0000
17 bits	11 bits	4 bits

$$1+17+128 = 146 \times 2048$$

Memoria Caché

Arquitectura de computadoras

Pablo A. Montini
Juan I. Iturriaga
Franco Lanzillotta
Erik Borgnia
Francisco Veron